倪天明，安徽工程大学集成电路学院副院长，教授，博士生导师，安徽省车载显示集成系统工程研究中心主任，集成电路科学与工程学科带头人。 科研荣誉：先后入选英国工程技术学会会士（IET Fellow）、安徽省领军人才特聘教授，安徽省杰出青年基金获得者，“高可靠集成电路和新型器件”安徽省高校优秀科研创新团队带头人。主持国家自然科学基金重点类项目、安徽省重点研发计划等10余项，发表IEEE期刊论文40余篇。担任CCF集成电路设计专委执委、CCF容错计算专委执委，IEEE TVLSI、Microelectronics Journal、Integration、《电子与信息学报》等国内外重要期刊编委，DAC、ICCAD等EDA国际顶会程序委员。 教学成果：主持教育部协同育人项目、安徽省质量工程项目多项,获安徽省研究生教学成果一等奖（排1）、第三届全国高校电子信息实践教育大会教学案例理论课程类一等奖；指导学生获国家奖学金、安徽省优秀硕士学位论文、安徽省优秀毕业生、安徽省十佳大学生、集成电路EDA精英赛安徽省一等奖、“挑战杯”安徽省金奖等。 黄华明，美国贝尔实验室DMTS杰出工程师，正高级工程师，项目技术经理，Expert Club轮值主席。 行业荣誉：中国保利集团高级专家/战略科学家，上海市科技奖二等奖。上海市优秀发明金奖，国家行业标准二等奖。 行业贡献：20余年华为/阿朗/诺基亚等通讯行业顶尖企业前端芯片研发经验；主持参与10项国家通信标准起草（3项已发布实施）；中国通信标准化协会会员；上海市工程系列计算机专业任职资格评审委员会专家（两届）。 人才培养：培养数百名FPGA专业人才输送华为、海康威视、寒武纪、AMD等头部企业；主持7次上海市工程师职称评审，评审190+技术工程师。 朱世东，安徽工程大学集成电路学院电子信息工程系骨干教师，长期从事FPGA教学，主持多项校企联合项目。 教学一线：长期从事FPGA及相关课程一线教学工作，主讲Verilog编程、数字系统设计等核心课程；深谙高校人才培养规律与学生学习特点，精准把握教材理论深度与知识结构。 教研实践：主持多项校企联合项目，积极推动产教深度融合；将产业实际项目经验与最新技术应用场景有机融入教学内容，确保教材内容的系统性与教学适配性。 研究领域：信号与信息处理，FPGA技术，嵌入式技术，数字系统设计。

序一
序二
前言
第1章FPGA概述
11FPGA技术简介
111什么是FPGA
112FPGA的历史与发展
113FPGA的分类与特点
12FPGA的组成与结构
121FPGA的基本单元
122FPGA的互连结构
123I/O单元和接口
13FPGA与其他异构设计技术
对比
131FPGA与CPU
132FPGA与ASIC
133FPGA与GPU
14FPGA的应用领域
141通信领域
142智能汽车领域
143图像处理和边缘计算领域
144人工智能推理领域
145军事和航空航天领域
146医疗领域
147消费电子和智能终端领域
15FPGA市场现状与未来发展
趋势
151FPGA市场现状
152FPGA技术的未来发展趋势
153FPGA在集成电路产业中的
地位
本章小结
习题
第2章Verilog语言
21Verilog语言介绍
211Verilog发展史
212Verilog标准
213Verilog结构
22数据类型与操作符
221线网
222寄存器
223向量
224整数
225实数
226时间
227数组
228存储器
229参数
2210字符串
2211表达式
2212操作数
2213操作符
2214算术操作符
2215关系操作符
2216等价操作符
2217逻辑操作符
2218按位操作符
2219归约操作符
2220移位操作符
2221拼接操作符
2222条件操作符
23赋值语句
231阻塞赋值
232非阻塞赋值
24逻辑语句
241条件语句
242循环语句
243case语句
25Verilog语言设计方法
251参数化设计
252模块例化
253函数和任务调用
254组合逻辑设计
255时序逻辑设计
256状态机设计
257状态机设计实例：自动售货机
购物
26Verilog语言设计技巧
261参数化模块设计
262可重用模块设计
263处理器接口和总线设计
264同步FIFO设计
265高级状态机应用
266流水线技术
本章小结
习题
第3章基于工程的设计流程与
规范
31FPGA设计流程
311设计流程图
312分阶段说明
32项目开发管理
321核心目标
322项目文件目录组织
323版本控制系统
324代码编辑工具
325时序图设计工具
33设计规范
331文件与模块命名规范
332代码模块化设计规范
333代码风格与注释规范
334代码重用规范
335设计文档规范
本章小结
习题
第4章项目仿真与验证
41项目仿真概述
411什么是仿真
412工程上为什么需要仿真
413仿真基础
414仿真工具介绍
42Verilog仿真
421Verilog Testbench的设计
原则
422Testbench编写实例
423Verilog仿真注意事项
43工程仿真实例
431仿真基本流程
432仿真脚本化
本章小结
习题
第5章AMD Vivado工具及设计
流程
51Vivado设计工具概述
511工具介绍
512环境配置
513运行安装
514设置环境变量
52Vivado系统级设计流程
521工程模式设计流程
522非工程（脚本）模式设计
流程
523两种设计模式的比较
本章小结
习题
第6章AMD Vivado IP生成与
调用
61IP核介绍
62RAM IP的生成与调用
621RAM IP介绍
622RAM IP的生成
623RAM IP的调用
63FIFO IP的生成与调用
631FIFO IP介绍
632FIFO IP的生成
633FIFO IP的调用
64MMCM IP的生成与调用
641MMCM IP介绍
642MMCM IP的生成
643MMCM IP的调用
65第三方 IP核介绍
651开源RISC-V IP核
652其他第三方IP核
本章小结
习题
第7章Vivado工具高级用法
71时序分析及优化方法
711静态时序分析原理
712FPGA时序分析
713FPGA时序优化及实战
72资源分析及优化方法
721FPGA资源概述
722Vivado资源分析方法
723Vivado资源优化方法
73功耗分析及优化方法
731功耗分析概述
732功耗预估方法
733功耗分析方法
734功耗优化方法
本章小结
习题
第8章FPGA工程实战
81硬件防火墙
811概述
812总体方案设计
813硬件设计
814测试与验证
82数字图像处理
821概述
822总体方案设计
823性能指标设计
824硬件设计
825测试与验证
83人工智能方向：神经网络
推理器
831概述
832总体方案设计
833硬件设计
834测试与验证
84汽车电子方向：超声波传感器
测距系统
841概述
842总体方案设计
843硬件设计
844测试与验证
85医疗器械方向：心电图信号
处理系统
851概述
852总体方案设计
853硬件设计
854测试与验证
本章小结
习题
参考文献