本书重点介绍CMOS数字电子电路，读者不必具有模拟电子电路的先验知识。书中融合了作者在学术界及工业界的经验，并提供大量例题，使读者更好地将书中内容与工程实践结合。<br /><br />半导体材料、二极管的物理性质和可视化模型；<br />nMOS与pMOS场效应晶体管的电路分析；<br />与集成电路设计密切联系的金属互连线的电学特性；<br />CMOS反相器的电学特性、数值计算和功耗特性；<br />CMOS“与非”门、“或非”门及传输门的电学特性、电路调试与工程测试；<br />从布尔表达式到CMOS晶体管电路和多米诺电路的转换；<br />时序电路信号的精确设计与部署，以及系统时序参数与约束；<br />SRAM的设计、SRAM单元的晶体管尺寸调整；<br />CMOS版图的绘制步骤，以及最终形成芯片所需要的一系列有序的制造技术。

查尔斯·霍金斯（Charles Hawkins）?现任美国新墨西哥大学教授，电机系主任。他具有30年数字和模拟电子技术教学经验以及芯片行业25年培训经验。他分别在美国Sandia国家实验室、Intel、AMD、 Qualcomm、Philips公司完成实地研究项目。他是关于CMOS电子和电路分析的3本书籍的合著者。<br />佐米·塞古拉（Jaume Segura）?西班牙巴利阿里群岛大学物理系教授。他负责讲授研究生的VLSI设计及微电子测试工程课程，以及本科生的数字和模拟电子、微处理器及逻辑设计课程。他在Intel、Airbus、Philips 公司进行过大量研究和咨询工作，并且是关于CMOS电子的两本书籍的合著者。<br />雷曼·扎克斯哈（Payman Zarkesh-Ha）?美国新墨西哥大学ECE系的教授，他负责讲授本科生和研究生的VLSI、数字和模拟电子等课程。他曾在LSI Logic公司工作5年，期间为下一代ASIC开发了互连结构设计。他发表了60多篇论文，拥有12项专利。他的研究兴趣包括纳电子器件和系统统计建模、可制造性设计及低功耗高性能的VLSI设计。

出版者的话<br />
译者序<br />
序<br />
前言<br />
第1章　基本逻辑门和电路原理1<br />
　1.1　逻辑门和布尔代数1<br />
　1.2　布尔和逻辑门化简3<br />
　1.3　时序电路4<br />
　1.4　电压和电流定律6<br />
　　1.4.1　端口电阻的观察法分析6<br />
　　1.4.2　基尔霍夫电压定律与观察法分析7<br />
　　1.4.3　基尔霍夫电流定律与观察法分析9<br />
　　1.4.4　基于观察法的分压器和分流器混合分析10<br />
　1.5　电阻的功率消耗11<br />
　1.6　电容13<br />
　　1.6.1　电容器能量与功率14<br />
　　1.6.2　电容分压器15<br />
　1.7　电感16<br />
　1.8　二极管非线性电路分析16<br />
　1.9　关于功率19<br />
　1.10　小结20<br />
　习题20<br />
第2章　半导体物理24<br />
　2.1　材料基础24<br />
　　2.1.1　金属、绝缘体和半导体24<br />
　　2.1.2　半导体中的载流子：电子与空穴25<br />
　　2.1.3　确定载流子浓度26<br />
　2.2　本征半导体和非本征半导体27<br />
　　2.2.1　n型半导体28<br />
　　2.2.2　p型半导体29<br />
　　2.2.3　n型与p型掺杂半导体中的载流子浓度30<br />
　2.3　半导体中的载流子输运30<br />
　　2.3.1　漂移电流31<br />
　　2.3.2　扩散电流32<br />
　2.4　pn结34<br />
　2.5　pn结的偏置35<br />
　　2.5.1　pn结正偏压36<br />
　　2.5.2　pn结反偏压36<br />
　2.6　二极管结电容37<br />
　2.7　小结38<br />
　参考文献38<br />
　习题38<br />
第3章　MOSFET40<br />
　3.1　工作原理40<br />
　　3.1.1　作为数字开关的MOSFET40<br />
　　3.1.2　MOSFET的物理结构41<br />
　　3.1.3　MOS晶体管工作原理：一种描述性方法42<br />
　3.2　MOSFET输入特性44<br />
　3.3　nMOS晶体管的输出特性与电路分析44<br />
　3.4　pMOS晶体管的输出特性与电路分析49<br />
　3.5　含有源极和漏极电阻的MOSFET53<br />
　3.6　MOS晶体管的阈值电压54<br />
　3.7　小结55<br />
　参考文献56<br />
　习题56<br />
第4章　金属互连线性质60<br />
　4.1　金属互连线电阻60<br />
　　4.1.1　电阻和热效应62<br />
　　4.1.2　薄膜电阻63<br />
　　4.1.3　通孔电阻64<br />
　4.2　电容67<br />
　　4.2.1　平行板模型67<br />
　　4.2.2　电容功率68<br />
　4.3　电感69<br />
　　4.3.1　电感电压69<br />
　　4.3.2　导线电感70<br />
　　4.3.3　电感功率70<br />
　4.4　互连线RC模型71<br />
　　4.4.1　短线的电容模型71<br />
　　4.4.2　长线的电阻电容模型72<br />
　4.5　小结74<br />
　参考文献74<br />
　习题74<br />
第5章　CMOS反相器77<br />
　5.1　CMOS反相器概述77<br />
　5.2　电压转移曲线78<br />
　5.3　噪声容限79<br />
　5.4　对称电压转移曲线81<br />
　5.5　电流转移曲线82<br />
　5.6　VTC图形分析83<br />
　　5.6.1　静态电压转移曲线83<br />
　　5.6.2　动态电压转移曲线85<br />
　5.7　反相器翻转速度模型86<br />
　5.8　CMOS反相器功耗88<br />
　　5.8.1　瞬态功耗88<br />
　　5.8.2　短路功耗89<br />
　　5.8.3　静态泄漏功耗91<br />
　5.9　功耗与电源电压调整91<br />
　5.10　调整反相器缓冲器尺寸以驱动大负载92<br />
　5.11　小结94<br />
　参考文献94<br />
　习题94<br />
第6章　CMOS“与非”门、“或非”门和传输门97<br />
　6.1　“与非”门97<br />
　　6.1.1　电路行为98<br />
　　6.1.2　“与非”门的非控制逻辑状态98<br />
　6.2　“与非”门晶体管尺寸调整100<br />
　6.3　“或非”门102<br />
　　6.3.1　电路行为102<br />
　　6.3.2　“或非”门的非控制逻辑状态102<br />
　6.4　“或非”门晶体管尺寸调整105<br />
　6.5　通过门与CMOS传输门108<br />
　　6.5.1　通过门108<br />
　　6.5.2　CMOS传输门109<br />
　　6.5.3　三态逻辑门110<br />
　6.6　小结110<br />
　习题111<br />
第7章　CMOS电路设计风格115<br />
　7.1　布尔代数到晶体管电路图的转换115<br />
　7.2　德摩根电路的综合118<br />
　7.3　动态CMOS逻辑门120<br />
　　7.3.1　动态CMOS逻辑门的特性120<br />
　　7.3.2　动态电路中的电荷共享121<br />
　7.4　多米诺CMOS逻辑门123<br />
　7.5　NORA CMOS逻辑门125<br />
　7.6　通过晶体管逻辑门125<br />
　7.7　CMOS传输门逻辑设计127<br />
　7.8　功耗及活跃系数128<br />
　7.9　小结132<br />
　参考文献132<br />
　习题132<br />
第8章　时序逻辑门设计与时序137<br />
　8.1　CMOS锁存器138<br />
　　8.1.1　时钟控制的锁存器138<br />
　　8.1.2　门控锁存器139<br />
　8.2　边沿触发的存储元件140<br />
　　8.2.1　D触发器140<br />
　　8.2.2　时钟的逻辑状态141<br />
　　8.2.3　一种三态D触发器设计141<br />
　8.3　边沿触发器的时序规则142<br />
　　8.3.1　时序测量143<br />
　　8.3.2　违反时序规则的影响144<br />
　8.4　D触发器在集成电路中的应用145<br />
　8.5　带延时元件的tsu和thold145<br />
　8.6　包含置位和复位的边沿触发器147<br />
　8.7　时钟生成电路148<br />
　8.8　金属互连线寄生效应151<br />
　8.9　时钟漂移和抖动151<br />
　8.10　芯片设计中的整体系统时序152<br />
　　8.10.1　时钟周期约束152<br />
　　8.10.2　时钟周期约束与漂移153<br />
　　8.10.3　保持时间约束153<br />
　　8.10.4　考虑漂移和抖动的时钟周期约束154<br />
　8.11　时序与环境噪声156<br />
　8.12　小结157<br />
　参考文献157<br />
　习题158<br />
第9章　IC存储器电路163<br />
　9.1　存储器电路结构164<br />
　9.2　存储器单元165<br />
　9.3　存储器译码器166<br />
　　9.3.1　行译码器166<br />
　　9.3.2　列译码器167<br />
　9.4　读操作168<br />
　9.5　读操作的晶体管宽长比调整169<br />
　9.6　存储器写操作170<br />
　　9.6.1　单元写操作170<br />
　　9.6.2　锁存器转移曲线170<br />
　9.7　写操作的晶体管宽长比调整171<br />
　9.8　列写电路173<br />
　9.9　读操作与灵敏放大器174<br />
　9.10　动态存储器177<br />
　　9.10.1　3晶体管DRAM单元177<br />
　　9.10.2　1晶体管DRAM单元178<br />
　9.11　小结179<br />
　参考文献179<br />
　习题179<br />
第10章　PLA、CPLD与FPGA181<br />
　10.1　一种简单的可编程电路——PLA181<br />
　　10.1.1　可编程逻辑门182<br />
　　10.1.2　“与”/“或”门阵列183<br />
　10.2　下一步：实现时序电路——CPLD184<br />
　　10.2.1　引入时序模块——CPLD184<br />
　　10.2.2　更先进的CPLD186<br />
　10.3　先进的可编程逻辑电路——FPGA190<br />
　　10.3.1　Actel ACT FPGA191<br />
　　10.3.2　Xilinx Spartan FPGA192<br />
　　10.3.3　Altera Cyclone Ⅲ FPGA194<br />
　　10.3.4　如今的FPGA196<br />
　　10.3.5　利用FPGA工作——设计工具196<br />
　10.4　理解编程写入技术196<br />
　　10.4.1　反熔丝技术196<br />
　　10.4.2　EEPROM技术198<br />
　　10.4.3　静态RAM开关技术199<br />
　参考文献199<br />
第11章　CMOS电路版图200<br />
　11.1　版图和设计规则200<br />
　11.2　版图设计方法：布尔方程、晶体管原理图和棒图201<br />
　11.3　利用PowerPoint进行电路版图布局202<br />
　11.4　设计规则和最小间距203<br />
　11.5　CMOS反相器的版图布局204<br />
　　11.5.1　pMOS晶体管的版图204<br />
　　11.5.2　重温pMOS晶体管版图的设计规则205<br />
　　11.5.3　nMOS晶体管版图205<br />
　　11.5.4　将晶体管合并到共同的多晶硅栅下206<br />
　11.6　根据设计规则最小间距绘制完整的CMOS反相器207<br />
　11.7　多输入逻辑门的版图207<br />
　11.8　合并逻辑门标准单元版图209<br />
　11.9　更多关于版图的内容210<br />
　11.10　版图CAD工具211<br />
　11.11　小结211<br />
第12章　芯片是如何制作的212<br />
　12.1　集成电路制造概览212<br />
　12.2　硅晶圆片的制备213<br />
　12.3　生产线的前端和后端213<br />
　12.4　生产线前端工艺技术214<br />
　　12.4.1　硅的氧化214<br />
　　12.4.2　光刻214<br />
　　12.4.3　蚀刻216<br />
　　12.4.4　沉积和离子注入216<br />
　12.5　清洁和安全性操作217<br />
　12.6　晶体管的制造218<br />
　12.7　生产线后端工艺技术218<br />
　　12.7.1　溅射工艺219<br />
　　12.7.2　双金属镶嵌法（大马士革工艺）219<br />
　　12.7.3　层间电介质及最终钝化220<br />
　12.8　CMOS反相器的制造220<br />
　　12.8.1　前端工艺操作220<br />
　　12.8.2　后端工艺操作221<br />
　12.9　芯片封装221<br />
　12.10　集成电路测试222<br />
　12.11　小结222<br />
　参考文献222<br />
章末偶数编号习题参考答案223<br />
索引228